

(11)Publication number:

06-124175

(43) Date of publication of application: 06.05.1994

(51)Int.CI.

G06F 3/08

(21)Application number: 05-052815

(71)Applicant: SHARP CORP

(22)Date of filing:

15.03.1993

(72)Inventor: FUKUMOTO KATSUMI

(30)Priority

Priority number: 04230556

Priority date: 28.08.1992


Priority country: JP

### (54) SEMICONDUCTOR DISK DEVICE

#### (57)Abstract:

PURPOSE: To simultaneously execute a data transfer from an outside to a buffer memory, the data transfer from the buffer memory to a flash memory, and the delete of the flash memory, and to make a writing speed fast by dividing the flash memory into two groups, and providing two buffer memories.

CONSTITUTION: A flash memory 1 is divided into two groups, the data of each group are individually read by a controller 2, and a deleting and writing operation can be attained. The controller 2 controls the data transfer between an interface 3 and the flash memory 1. Two buffer memories 4 and 5 are individually connected with the interface circuit 3. The flash memory is divided into two groups, and the two buffer memories 4 and 5 are provided. so that the data transfer from the outside part to the buffer memories 4 and 5, the data transfer from the buffer memories 4 and 5 to the flash memory 1, and the delete of the flash memory 1 can be simultaneously executed.



#### **LEGAL STATUS**

[Date of request for examination]

07.02.1997

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

**BEST AVAILABLE COPY** 

[Patent number]

2768618

[Date of registration]

10.04.1998

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### \* NOTICES \* ·

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

#### **CLAIMS**

#### [Claim(s)]

[Claim 1] Writing and the flash memory of two or more groups which can perform elimination independently, respectively, this -- with the buffer memory which has the block which has the capacity beyond the minimum elimination unit of the flash memory of two or more groups The actuation which reads the data of the above-mentioned block of this buffer memory, and writes the above-mentioned data in one block of one group of the flash memory of the two or more above-mentioned groups, RAM disk equipment characterized by coming to have the control section which makes coincidence perform actuation which eliminates the data of one block of other groups of the flash memory of the two or more above-mentioned groups.

[Claim 2] Writing and the flash memory of two or more groups which can perform elimination independently, respectively, this -- with the buffer memory which has two or more blocks which have the capacity beyond the minimum elimination unit of the flash memory of two or more groups The actuation which writes the data inputted through an interface in one block of the above-mentioned buffer memory. The actuation which reads the data of other blocks of the above-mentioned buffer memory, and writes these data in one block of one group of the flash memory of the two or more above-mentioned groups, RAM disk equipment characterized by coming to have the control section which makes coincidence perform actuation which eliminates the data of one block of other groups of the flash memory of the two or more above-mentioned groups.

[Claim 3] RAM disk equipment according to claim 1 or 2 characterized by the above-mentioned buffer memory consisting of a flash memory.

[Claim 4] RAM disk equipment according to claim 1, 2, or 3 characterized by each block of the abovementioned buffer memory being the aggregate of two or more memory IC which has the capacity of under the above-mentioned minimum elimination unit.

[Claim 5] RAM disk equipment according to claim 1, 2, 3, or 4 characterized by coming to have a storage means to by which the above-mentioned control section memorizes whether each block of the flash memory of the two or more above-mentioned groups is in an elimination condition, or it is in a data write-in condition, and the means for which elimination actuation is forbidden to the block which is in an elimination condition based on the contents of this storage means.

[Claim 6] RAM disk equipment according to claim 1, 2, 3, 4, or 5 characterized by all or a part of the above-mentioned flash memories being the gestalten of a memory card.

[Translation done.]

\* NOTICES \*



JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

#### **DETAILED DESCRIPTION**

[Detailed Description of the Invention]

[0001]

[Industrial Application] This invention relates to the RAM disk equipment which realized the function equivalent to a hard disk drive unit especially using the semiconductor memory of a non-volatile about RAM disk equipment.

[0002]

[Description of the Prior Art] In recent years, RAM disk equipment is variously put in practical use as external storage of the computer which replaces a hard disk drive unit. Using the semiconductor memory of a non-volatile as a storage, compared with the hard disk drive unit which has a magnetic disk and the drive of the magnetic head, since this RAM disk equipment does not have a machine configuration, it is equipped with very high shock resistance and vibratilityproof. Therefore, it is useful to the application used by automobile by which especially an oscillation and an impact pose a problem, and if cost falls, promising \*\* is carried out also as external storage of a portable computer apparatus. Moreover, as a semiconductor memory of a non-volatile used for this RAM disk equipment, from DRAM (dynamic random access memory), SRAM (static RAM), etc. for which cell backup is needed, it is elimination and the writing of data, and reading and many the flash memories of a NOR mold and the flash memories of a NAND mold which do not need a power source are used except the time. [0003]

[Problem(s) to be Solved by the Invention] However, in the above-mentioned conventional technique, since overwriting of a flash memory was impossible, when writing in, as it was necessary to perform elimination actuation per a block unit or chip first, for this reason was shown in a table 1, it had the problem that drawing speed became slow compared with a hard disk drive unit.

[0004]

[A table 1]

-3- 45	フラッシュ メモリ		
速度	NAND型	NOR型	ハードディスク
読み出し (す17ル時間)	100 ns	100 ns	0.5~ 1,45/1941
既消払領域への名言込み	0.3 us //4h	10, US/1741	0.5~ 1µs/11/1
消を含む 書を込み	3 µs/1911	\$981 us/191	

[0005] That is, drawing speed including elimination actuation of a flash memory is 3 microseconds also with a NAND mold to a hard disk drive unit writing in in 0.5 microseconds - 1 microsecond per cutting tool. It becomes extent and is about 81 microseconds with a NOR mold. It reaches. Moreover, this flash memory also has the fault that the count of rewriting is restricted to 10,000 - about 100,000 times by degradation of the oxide film of the floating gate. [0006] The place which it is made in order that this invention may solve the above-mentioned technical problem, and is made into the object is by utilizing buffer memory and performing simultaneously elimination actuation and write-in actuation of a flash memory to offer the RAM disk equipment which has the drawing speed which is not inferior to a hard disk drive unit.

[0007]

[Means for Solving the Problem] The flash memory of two or more groups to which the RAM disk equipment of this

invention can perform writing and elimination independently, respectively, this -- with the uffer memory which has the block which has the capacity beyond the minimum elimination unit of the flash mem of two or more groups The actuation which reads the data of the above-mentioned block of this buffer memory, and writes the above-mentioned data in one block of one group of the flash memory of the two or more above-mentioned groups, It has the control section which performs simultaneously actuation which eliminates the data of one block of other groups of the flash memory of the two or more above-mentioned groups, and the above-mentioned object is attained by that. [0008] Moreover, the flash memory of two or more groups to which the RAM disk equipment of this invention can perform writing and elimination independently, respectively, this -- with the buffer memory which has two or more blocks which have the capacity beyond the minimum elimination unit of the flash memory of two or more groups The actuation which writes the data inputted through an interface in one block of the above-mentioned buffer memory, The actuation which reads the data of other blocks of the above-mentioned buffer memory, and writes these data in one block of one group of the flash memory of the two or more above-mentioned groups, It has the control section which performs simultaneously actuation which eliminates the data of one block of other groups of the flash memory of the two or more above-mentioned groups, and the above-mentioned object is attained by that. [0009] Furthermore, the above-mentioned control section is equipped with a storage means memorize whether each block of the flash memory of the two or more above-mentioned groups is in an elimination condition, or it is in a data

write-in condition, and the means for which elimination actuation forbids to the block which is in an elimination condition based on the content of this storage means, and the RAM disk equipment of this invention has the abovementioned object attained by that in the above-mentioned RAM disk equipment.

[Function] While buffer memory has two blocks, the 1st and the 2nd, the case where the data for two or more blocks are written in the RAM disk equipment with which the flash memory was also divided into the 1st and 2nd two group

is explained.

[0011] First, this data is due to be written in, for example, the applicable block of the flash memory of the 1st group is eliminated at the same time a control section inputs the first data for 1 block through an interface and writes in the 1st block of buffer memory. Next, the applicable block of the flash memory of the 2nd group which is due to write in this data is eliminated, and actuation written in the block concerned of the flash memory of the 1st group which is reading and eliminated data previously is also simultaneously performed from the 1st block of buffer memory at the same time a control section inputs the following data for 1 block through an interface and writes in the 2nd block of buffer memory. Furthermore, the applicable block of the flash memory of the 1st group which is due to write in this data is eliminated, and actuation written in the block concerned of the flash memory of the 2nd group which is reading and eliminated data previously is also simultaneously performed from the 2nd block of buffer memory at the same time a control section inputs that following data for 1 block through an interface and writes in the 1st block of buffer memory. And the same actuation is repeated inputting every 1 block data one by one henceforth, and the writing of all data is completed by writing in the block concerned of the flash memory of one which read data and was finally eliminated from one block of the buffer memory immediately before of groups.

[0012] Consequently, according to the RAM disk equipment of this invention, it can write in now continuously at high speed by specifying drawing speed only by any of the data transfer time for 1 block from the outside to buffer memory, the data transfer time for 1 block from buffer memory to a flash memory, and the blanking time for 1 block of a flash

memory, or the longest time amount.

[0013] In addition, in the above-mentioned write-in actuation, it was the requisite that the flash memory of the same group is not chosen continuously, but an always different flash memory is chosen in order. This assigns the continuous sector number by turns to the flash memory of each group like the interleave method in main storage, and if it is made to perform always sequential access, it can realize it. However, since the flash memory of the same group may be chosen continuously and elimination and the writing of a block of a flash memory cannot be simultaneously realized in this case when performing random access, drawing speed falls for a while. However, if a flash memory is divided into three or more groups, possibility that the group same in this way will be chosen continuously will decrease comparatively. Moreover, a possibility of saying that the flash memory of the same group is chosen continuously can also be abolished by managing the free block of a flash memory for RAM disk equipment itself, and choosing the block which can be written in from the flash memory of a different group one by one from last time, when it has the system which enabled it to determine automatically the block of the flash memory written in actually.

[0014] Moreover, it can avoid performing immediately the data transfer from buffer memory to a flash memory. That

is, the data inputted from the outside are written only in buffer memory, when the writing to the last block is

performed, it begins, and please already wrough, it shifts, the data of that block are simple eously transmitted to a flash memory, and a new free block is made until it constitutes buffer memory from much locks, for example and the opening of this block is lost. Since only the content of this buffer memory will be updated as long as allowances are in the block of buffer memory when the data of the same sector are rewritten repeatedly, for example if it does in this way, the count of rewriting of a actual flash memory can be decreased. when the minimum write-in unit of RAM disk equipment is smaller than the minimum elimination unit of a flash memory, it eliminates, once usually carrying out reading appearance of all the data of a write-in block of a flash memory, and after writing in a part of this data that carried out reading appearance and transposing to data, it is necessary to return to the original block of a flash memory again And the above-mentioned buffer memory can also be used for the memory of the read-out data in this case.

[Example] the following -- likeness \*\*\*\*\* explanation of this invention of an example -- it carries out.

[0016] <u>Drawing 2</u> to the block diagram in which <u>drawing 6</u> shows one example of this invention from <u>drawing 1</u>, and <u>drawing 1</u> shows the configuration of RAM disk equipment, and <u>drawing 6</u> are the explanatory views showing write-in actuation of RAM disk equipment.

[0017] This example explains the RAM disk equipment which made memory capacity 10 M bytes using 20 flash memories 1 of a 512K bit x8 bit NAND mold.

[0018] The elimination block whose flash memory 1 used here is the minimum elimination unit is 32 K bytes, blanking time is 10ms and drawing speed is about 0.3micrometers/byte. It can be divided into every ten groups [ two ], and by the controller 2, these 20 flash memories 1 are independently read for every group, they can be eliminated and can operate now by writing in (program).

[0019] The above-mentioned controller 2 is a controller circuit for flash memories which sends out the data read from this flash memory 1 to an interface 3 while writing the data sent from the interface 3 in a flash memory 1. An interface 3 is a peripheral-device interface circuitry for connecting with the interface by the side of a host by the specification for hard disk drive units. Two buffer memory 4 and 5 is independently connected to this interface 3, respectively. The semiconductor memory of the volatility in which high-speed operations of buffer memory 4 and 5, such as DRAM, SRAM, or NVRAM which has the capacity of 32 K bytes, respectively, are possible, or a non-volatile is used. Or it is good also as a configuration using a flash memory. When becoming the value defined by the 1st formula, the capacity of such buffer memory 4 and 5 can be written in with the blanking time of a flash memory, its time amount can correspond, and write-in actuation with sufficient effectiveness without the latency time can be performed now. [0020]

[Equation 1]

バンファメモリの容量= 現准を領域へのバリ当にりの書致しみ時間

[0021] Therefore, blanking time is 10ms, and since the write-in time amount per cutting tool to an eliminated field is about 0.3 micrometers, the flash memory 1 has set the capacity of buffer memory 4 and 5 as 32 K bytes as mentioned above, respectively.

[0022] This RAM disk equipment is equipped with a microprocessor 6, and controls read-out of a flash memory 1, elimination, and write-in actuation through the above-mentioned controller 2 and an interface 3. Moreover, a microprocessor 6 also plays the role which changes into the command for flash memories the command for hard disk drive units inputted into the interface 3, and is sent to a controller 2.

[0023] Write-in actuation of the RAM disk equipment of the above-mentioned configuration is explained. \*\*\*\*\*\* shows the case where every 4-block 32-K byte data A-D stored in main memory 7 is written in a flash memory 1, as shown in drawing 2.

[0024] First, as shown in above-mentioned <u>drawing 2</u>, Data A are inputted from main memory 7, and it writes in the 1st buffer memory 4. Moreover, block 1a which can come, simultaneously is due to write in the data A in a flash memory 1 is eliminated. In this case, it is 0.3 microseconds/byte, and 32 K bytes takes 10ms and, as for the drawing speed to buffer memory 4, the blanking time of a flash memory 1 also requires the 10 samems as this.

[0025] Next, as shown in <u>drawing 3</u>, Data B are inputted from main memory 7, and it writes in the 2nd buffer memory 5. Moreover, block 1b which can come, simultaneously is due to write in the data B in a flash memory 1 is eliminated. And it writes in block 1a of the flash memory 1 which could come, simultaneously eliminated the data A of the 1st buffer memory 4 by <u>drawing 2</u>. Here, since he is trying to belong to a different group, block 1a and block 1b of a flash

memory 1 become possible [performing a fer of elimination and Data A simultane by by the controller 2]. The write-in time amount to the buffer memory 5 in this case, the blanking time of block 1b flash memory 1, and the write-in time amount to block 1a also require 10ms.

[0026] Furthermore, as shown in drawing 4, Data C are inputted from main memory 7, and it writes in the 1st buffer memory 4. Under the present circumstances, an over-write [ the previous data A ] since it has already written in the flash memory 1. Moreover, block 1c which can come, simultaneously is due to write in the data C in a flash memory 1 is eliminated. And it writes in block 1b of the flash memory 1 which could come, simultaneously eliminated the data B of the 2nd buffer memory 5 by drawing 3 R> 3. Since he is trying to belong to the group from which block 1b and block 1c of a flash memory 1 also differ here, it is possible to perform a transfer of elimination and Data B simultaneously. Moreover, the write-in time amount to the buffer memory 4 in this case, the blanking time of block 1c, and the write-in time amount to block 1b also require 10ms.

[0027] And as Data C and Data D are similarly shown in <u>drawing 5</u>, while writing in block 1c of a flash memory 1, and the 2nd buffer memory 5, respectively, block 1d is eliminated, and finally, as shown in <u>drawing 6</u>, the data D of the 2nd buffer memory 5 are written in block 1d of the flash memory 1 eliminated by <u>drawing 5</u>. Moreover, 10ms is required also in these cases, respectively.

[0028] Consequently, in order to write every 4-block 32-K byte data A-D on main memory 7 in RAM disk equipment, 50ms (=10msx5) is required. However, the transfer to a flash memory 1 from the 2nd buffer memory 5 shown in the last drawing 6 is actuation only inside RAM disk equipment, and since it is also possible to transmit data new to this and coincidence to the 1st buffer memory 4, and to continue writing succeedingly, the write-in time amount of 4-block data A-D seen from the outside is set to 40ms (=10max4), and drawing speed becomes a byte in 0.3 microseconds /. [0029] As explained above, since the RAM disk equipment of this example can perform simultaneously data transfer to buffer memory 4 and 5, elimination of a flash memory 1, and data transfer to this flash memory 1 without futility by the same time amount, it can obtain high-speed drawing speed rather than a hard disk drive unit.

[0030] The actuation which writes the data inputted through an interface 3 in one side of buffer memory 4 and 5 in the above-mentioned example, Although actuation which reads the data of another side of this buffer memory 4 and 5, and writes these data in the block of one group of the flash memory of two groups, and actuation which eliminates the data of a block of the group of another side are considered as the configuration performed simultaneously It is good also as a configuration which performs simultaneously only actuation which reads one data of buffer memory 4 and 5, and writes these data in the block of one group of the flash memory of two groups, and actuation which eliminates the data of a block of the group of another side. In this case, \*\*\*\*\*\* [ the number of buffer memory / one ].

[0031] Moreover, the configuration which uses as the above-mentioned buffer memory a part of flash memory controlled by the controller 2 is also possible.

[0032] Configuration block drawing in this case is shown in <u>drawing 7</u>. In drawing, 8, 9, and 10 are the buffer memory constituted by a part of flash memory controlled by the controller 2. Moreover, <u>drawing 8</u> to <u>drawing 14</u> is the explanatory view of write-in actuation.

[0033] Moreover, although buffer memory 4 and 5 can also be constituted from memory IC of the simple substance of the capacity beyond the minimum elimination unit, it is also possible to summarize two or more memory IC of the small capacity of under the minimum elimination unit, and to constitute buffer memory 4 and 5. The advantage in this case is being able to constitute buffer memory from a low price.

[0034] Furthermore, elimination actuation is unnecessary when writing data in an eliminated block already. Therefore, a storage means to memorize whether an elimination condition has each block of a flash memory or it is in a data write-in condition can be established in a controller 2 or a microprocessor 6 etc., and it can also consider as the configuration which does not perform elimination actuation to an eliminated block already according to the content of this storage means.

[0035] Moreover, the configuration whose attachment and detachment of the memory card which prepares a connector between controllers 2 and constitutes the above-mentioned flash memory makes all or a part of flash memories (this buffer memory is included when buffer memory consists of a flash memory) the gestalt of the memory card of one sheet or two or more sheets, and are enabled is also possible.

[0036] Moreover, if a microprocessor 6 constitutes a system as other examples so that the group of buffer memory and a flash memory may be managed, the combination of the flash memory 1 which constitutes a group is not what was fixed, and changing into arbitration is also possible. That is, in <u>drawing 2</u>, it is also possible to write Data A in the 2nd buffer memory 5 from main memory 7. Moreover, in <u>drawing 3</u>, it is also possible to write the data of buffer memory 4 in the blocks 1a, 1b, and 1c of a flash memory 1 and the block of arbitration other than 1d.

[0037] Moreover, the configuration (drawing 5) direct continuation of the buffer men 4 and 5 of drawing 1 is carried out [configuration] to a microprocessor 6 or the configuration included in a microprocessor 6 and the configuration (drawing 16) by which direct continuation is carried out to a controller 2 from buffer memory 4 and 5, or the configuration included in a controller 2 is possible.

[0038] Furthermore, it is also possible to integrate all or a part of the flash memory 1 which constitutes RAM disk equipment, a controller 2, an interface 3, buffer memory 4 and 5, and microprocessor 6 (or control circuit) as other examples, and to make it one chip. It is that the whole equipment becomes small and densification is carried out as an

advantage at this time.

[0039]

[Effect of the Invention] Since data transfer from buffer memory to a flash memory and elimination of a flash memory can be simultaneously performed according to the RAM disk equipment of this invention so that clearly from the above explanation, equivalent to a hard disk drive unit or the drawing speed beyond it can be obtained.

[Translation done.]

\* NOTICES \*



JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

#### **DESCRIPTION OF DRAWINGS**

[Brief Description of the Drawings]

[Drawing 1] It is the block diagram in which showing one example of this invention and showing the configuration of RAM disk equipment.

[Drawing 2] It is the explanatory view in which showing one example of this invention and showing the 1st step of write-in actuation of RAM disk equipment.

[Drawing 3] It is the explanatory view in which showing one example of this invention and showing the 2nd step of write-in actuation of RAM disk equipment.

[Drawing 4] It is the explanatory view in which showing one example of this invention and showing the 3rd step of write-in actuation of RAM disk equipment.

[Drawing 5] It is the explanatory view in which showing one example of this invention and showing the 4th step of write-in actuation of RAM disk equipment.

[Drawing 6] It is the explanatory view in which showing one example of this invention and showing the phase of the last of write-in actuation of RAM disk equipment.

[Drawing 7] It is the block diagram in which showing other examples of this invention and showing the configuration of RAM disk equipment.

[Drawing 8] It is the explanatory view in which showing other examples of this invention and showing the 1st step of write-in actuation of RAM disk equipment.

[Drawing 9] It is the explanatory view in which showing other examples of this invention and showing the 2nd step of write-in actuation of RAM disk equipment.

[Drawing 10] It is the explanatory view in which showing other examples of this invention and showing the 3rd step of write-in actuation of RAM disk equipment.

[Drawing 11] It is the explanatory view in which showing other examples of this invention and showing the 4th step of write-in actuation of RAM disk equipment.

[Drawing 12] It is the explanatory view in which showing other examples of this invention and showing the 5th step of write-in actuation of RAM disk equipment.

[Drawing 13] It is the explanatory view in which showing other examples of this invention and showing the 6th step of write-in actuation of RAM disk equipment.

Drawing 14] It is the explanatory view in which showing other examples of this invention and showing the last phase of write-in actuation of RAM disk equipment.

[Drawing 15] It is the block diagram in which showing the example of further others of this invention, and showing the configuration of the RAM disk equipment with which direct continuation of the buffer memory is carried out to the microprocessor.

[Drawing 16] It is the block diagram in which showing the example of further others of this invention, and showing the configuration of the RAM disk equipment with which direct continuation of the buffer memory is carried out to the controller.

[Description of Notations]

- 1 Flash Memory
- 2 Controller
- 3 Interface
- 4 Five Buffer memory
- 6 Microprocessor
- 7 Main Memory

8, 9, 10 Buffer memory (flash memory)



[Translation done.]

(19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平6-124175

(43)公開日 平成6年(1994)5月6日

(51) Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

G06F 3/08

H 7165-5B

審査請求 未請求 請求項の数6(全 8 頁)

(21)出願番号

特願平5-52815

(22)出願日

平成5年(1993)3月15日

(32)優先日

(31)優先権主張番号 特願平4-230556 平4 (1992) 8 月28日

(33)優先権主張国

日本 (JP)

(71)出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 福本 克巳

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内


(74)代理人 弁理士 梅田 勝

#### (54) 【発明の名称】 半導体ディスク装置

#### (57)【要約】

【構成】 フラッシュメモリ1を、書き込みと消去がそ れぞれ独立して実行できるように2群に分割すると共 に、2つのバッファメモリ4,5を設けた。

【効果】 外部からパッファメモリへのデータ転送と、 バッファメモリからフラッシュメモリへのデータ転送 と、フラッシュメモリの消去とを同時に実行することが できるので、ハードディスク装置と同等又はそれ以上の 書き込み速度を得ることができるようになる。



#### 【特許請求の範囲】

【請求項1】 書き込みと消去をそれぞれ独立して実行 できる2群以上のフラッシュメモリと、

該2群以上のフラッシュメモリの最小消去単位以上の容 量を有するプロックを有するパッファメモリと、

該パッファメモリの上記プロックのデータを読みだし、 上記2群以上のフラッシュメモリの1つの群のいずれか のプロックに上記データを書き込む動作と、上記2群以 上のフラッシュメモリの他の群のいずれかのプロックの データを消去する動作とを同時に実行させる制御部とを 10 に関する。 備えてなることを特徴とする半導体ディスク装置。

【請求項2】 書き込みと消去をそれぞれ独立して実行 できる2群以上のフラッシュメモリと、

該2群以上のフラッシュメモリの最小消去単位以上の容 量を有するプロックを2つ以上有するパッファメモリ

インターフェイスを介して入力されるデータを上記パッ ファメモリの1つのプロックに書き込む動作と、上記パ ッファメモリの他のブロックのデータを読みだし、上記 2群以上のフラッシュメモリの1つの群のいずれかのプ 20 ロックに該データを書き込む動作と、上記2群以上のフ ラッシュメモリの他の群のいずれかのプロックのデータ を消去する動作とを同時に実行させる制御部とを備えて なることを特徴とする半導体ディスク装置。

【請求項3】 上記バッファメモリがフラッシュメモリ からなることを特徴とする、請求項1または2に記載の 半導体ディスク装置。

【請求項4】 上記パッファメモリの各プロックが、上 記最小消去単位未満の容量を有する複数のメモリICの 集合体であることを特徴とする、請求項1,2または3 30 に記載の半導体ディスク装置。

【請求項5】 上記制御部が、上記2群以上のフラッシ ュメモリの各プロックが消去状態であるかデータ書き込 み状態であるかを記憶する記憶手段と、該記憶手段の内 容に基づき、消去状態にあるプロックに対しては消去動 作を禁止させる手段とを備えてなることを特徴とする、 請求項1、2、3または4に記載の半導体ディスク装\* \* 置。

(2)

【請求項6】 上記フラッシュメモリの全部または一部 がメモリカードの形態であることを特徴とする、請求項 1, 2, 3, 4または5に記載の半導体ディスク装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体ディスク装置に 関し、特に不揮発性の半導体記憶装置を用いてハードデ ィスク装置と同等の機能を実現した半導体ディスク装置

[0002]

【従来の技術】近年、ハードディスク装置に代わるコン ピュータの外部記憶装置として半導体ディスク装置が種 々実用化されている。この半導体ディスク装置は、記憶 媒体として不揮発性の半導体記憶装置を用いたものであ り、磁気ディスクや磁気ヘッドの駆動機構を有するハー ドディスク装置に比べて、機械構成がないため極めて高 い耐衝撃性と耐振動性を備えている。従って、特に振動 や衝撃が問題となる自動車等で利用されるアプリケーシ ョンに有用であり、コストが下がれば携帯用のコンピュ ータ装置の外部記憶装置としても有望視されている。ま た、この半導体ディスク装置に用いる不揮発性の半導体 記憶装置としては、電池パックアップが必要となるDR AM (dynamic random access memory) やSRAM (static RAM) 等 よりも、データの消去や書き込み、読みだし時以外は電 源を必要としないNOR型のフラッシュメモリやNAN D型のフラッシュメモリが多く用いられている。

[0003]

【発明が解決しようとする課題】しかしながら、上述の 従来技術においては、フラッシュメモリは、オーバーラ イトができないため、書き込みを行う場合には、まずブ ロック単位またはチップ単位で消去動作を行う必要があ り、このために表1に示すように、ハードディスク装置 に比べ書き込み速度が遅くなるという問題があった。

[0004]

【表1】

± ##	フラッシュ メモリ		1"=" - 0
速度	NAND型	NOR型	ハードディスク
読み出し (117ル時間)	100 ns	100 ns	0.5~ 1,45/1911
既消む領域への第1込み	0.3 us //4h	10 us/17/1	0.5~ 1µs/バイト
消を含む 事を込み	3 jus / 1971	\$481 us/194	

【0005】即ち、ハードディスク装置がパイト当たり 0.  $5 \mu s \sim 1 \mu s$  で書き込みを行うのに対して、フラ ッシュメモリの消去動作を含む書き込み速度は、NAN D型でも3μs・程度となり、NOR型では約81μs

に達する。また、このフラッシュメモリは、フローティ ングゲートの酸化膜の劣化により、書き換え回数が1万 回~10万回程度に制限されるという欠点もある。

【0006】本発明は、上記課題を解決するためになさ 50

3

れたものであり、その目的とするところは、パッファメ モリを活用してフラッシュメモリの消去動作と書き込み 動作を同時に実行することにより、ハードディスク装置 に劣らない書き込み速度を有する半導体ディスク装置を 提供することにある。

#### [0007]

【課題を解決するための手段】本発明の半導体ディスク装置は、書き込みと消去をそれぞれ独立して実行できる2群以上のフラッシュメモリと、該2群以上のフラッシュメモリの最小消去単位以上の容量を有するプロックを10有するパッファメモリと、該パッファメモリの上記プロックのデータを読みだし、上記2群以上のフラッシュメモリの1つの群のいずれかのプロックに上記データを書き込む動作と、上記2群以上のフラッシュメモリの他の群のいずれかのプロックのデータを消去する動作とを同時に実行させる制御部とを備えており、そのことにより上記目的が達成される。

【0008】また、本発明の半導体ディスク装置は、書き込みと消去をそれぞれ独立して実行できる2群以上のフラッシュメモリの 20 最小消去単位以上の容量を有するプロックを2つ以上有するパッファメモリと、インターフェイスを介して入力されるデータを上記パッファメモリの1つのプロックに書き込む動作と、上記パッファメモリの他のプロックのデータを読みだし、上記2群以上のフラッシュメモリの1つの群のいずれかのプロックに該データを書き込む動作と、上記2群以上のフラッシュメモリの他の群のいずれかのプロックのデータを消去する動作とを同時に実行させる制御部とを備えており、そのことにより上記目的が達成される。

【0009】さらに、本発明の半導体ディスク装置は、 上記半導体ディスク装置に於いて、上記制御部が、上記 2群以上のフラッシュメモリの各プロックが消去状態で あるかデータ書き込み状態であるかを記憶する記憶手段 と、該記憶手段の内容に基づき、消去状態にあるプロッ クに対しては消去動作を禁止させる手段とを備えてお り、そのことにより上記目的を達成される。

#### [0010]

【作用】パッファメモリが第1と第2の2つのプロックを有すると共に、フラッシュメモリも第1と第2の2群 40 に分割された半導体デイスク装置に複数プロック分のデータを書き込む場合について説明する。

【0011】まず、制御部がインターフェイスを介して 最初の1プロック分のデータを入力しバッファメモリの 第1プロックに書き込むと同時に、このデータを書き込む予定の例えば第1の群のフラッシュメモリの該当プロックを消去する。次に、制御部がインターフェイスを介して次の1プロック分のデータを入力してバッファメモリの第2プロックに書き込むと同時に、このデータを書き込む予定の第2群のフラッシュメモリの該当プロック 50

を消去し、かつパッファメモリの第1プロックからデータを読みだし先に消去した第1群のフラッシュメモリの当該プロックに書き込む動作も同時に行う。さらに、制御部がインターフェイスを介してその次の1プロック分のデータを入力しパッファメモリの第1プロックに書き込むと同時に、このデータを書き込む予定の第1群のフラッシュメモリの該当プロックを読みだし先に消去した第2群のフラッシュメモリの当該プロックに書き込むた第2群のフラッシュメモリの当該プロックに書き込む

動作も同時に行う。そして、以降順次1プロック分ずつのデータを入力しながら同様の動作を繰り返し、最後にバッファメモリのいずれかのプロックからデータを読みだし直前に消去したいずれかの群のフラッシュメモリの当該プロックに書き込みを行うことにより全てのデータの書き込みを完了する。

【0012】この結果、本発明の半導体ディスク装置によれば、書き込み速度が外部からパッファメモリへの1プロック分のデータ転送時間と、パッファメモリからフラッシュメモリへの1プロック分のデータ転送時間と、フラッシュメモリの1プロック分の消去時間とのうちのいずれか最も長い時間のみによって規定されることにより、連続的に高速で書き込みを行う事ができるようになる。

【0013】なお、上記書き込み動作では、同じ群のフ ラッシュメモリが連続して選択されず、常に異なるフラ ッシュメモリが順に選択されることが前提となってい た。これは、例えば主記憶装置におけるインターリープ 方式のように、連続するセクタ番号を各群のフラッシュ メモリに交互に割り当てておき、常にシーケンシャルな 30 アクセスを行うようにすれば実現できる。しかしなが ら、ランダムアクセスを行う場合には、同じ群のフラッ シュメモリが連続して選択される場合があり、この場合 にはフラッシュメモリのプロックの消去と書き込みを同 時に実現することができないので、書き込み速度が少し 低下する。ただし、フラッシュメモリを3群以上に分割 すれば、このように同じ群が連続して選択される可能性 は比較的少なくなる。また、フラッシュメモリの空きプ ロックを半導体ディスク装置自身で管理し、実際に書き 込むフラッシュメモリのプロックを自動的に決定するこ とができるようにしたシステムを備えている場合には、 順次前回とは異なる群のフラッシュメモリから書き込み 可能なブロックを選択することにより、同じ群のフラッ シュメモリが連続して選択されるというおそれをなくす こともできる。

【0014】また、パッファメモリからフラッシュメモリへのデータの転送をすぐに実行しないようにすることもできる。即ち、例えばパッファメモリを多数のブロックで構成し、このブロックの空きがなくなるまでは、外部から入力したデータをパッファメモリにのみひき込むようにし、最後のブロックへの書き込みが行われるとき

に始めて既に書き込まれたいずれかのブロックのデータ を同時にフラッシュメモリに転送して新たな空きブロッ クを作るようにする。このようにすれば、例えば同じセ クタのデータが繰り返し書き換えられたような場合に、 パッファメモリのプロックに余裕がある限り、このパッ ファメモリの内容のみが更新されることになるので、実 際のフラッシュメモリの書き換え回数を減少させること ができる。 半導体ディスク装置の最小書き込み単位が フラッシュメモリの最小消去単位より小さい場合には、 夕を全て読み出した後に消去を行い、この読み出したデ ータの一部を書き込みデータに置き換えてから再びフラ ッシュメモリの元のプロックに書き戻す必要がある。そ して、上記パッファメモリは、この場合の読み出しデー タの一時記憶用に用いる事もできる。

[0015]

【実施例】以下に、本発明の実施例似ついて説明する。 【0016】図1から図6は本発明の一実施例を示すも のであって、図1は半導体ディスク装置の構成を示すプ み動作を示す説明図である。

【0017】本実施例は、512Kピット×8ピットの NAND型のフラッシュメモリ1を20個使用して記憶 容量を10Mバイトとした半導体ディスク装置について 説明する。

【0018】ここで使用するフラッシュメモリ1は、最\*

\*小消去単位である消去プロックが32Kパイトであり、 消去時間が10ms、書き込み速度が約0.3μm/パ イトである。これら20個のフラッシュメモリ1は、1 0個ずつの2群に分割され、コントローラ2によって各 群ごとに独立に読み出し、消去、書き込み(プログラ ム) 動作を行うことができるようになっている。

【0019】上記コントローラ2は、インターフェイス 3から送られて来たデータをフラッシュメモリ1に書き 込むと共に、このフラッシュメモリ1から読み出したデ 通常は一旦フラッシュメモリの書き込みプロックのデー 10 ータをインターフェイス3に送り出すフラッシュメモリ 用のコントローラ回路である。インターフェイス3は、 ハードディスク装置用の規格によりホスト側のインター フェイスと接続するための周辺機器インターフェイス回 路である。このインターフェイス3には、2つのパッフ ァメモリ4, 5がそれぞれ独立に接続されている。バッ ファメモリ4、5は、それぞれ32Kパイトの容量を有 するDRAM、SRAM又はNVRAM等の高速動作可 能な揮発性または不揮発性の半導体記憶装置が用いられ る。或は、フラッシュメモリを用いる構成としてもよ ロック図、図 2 から図 6 は半導体ディスク装置の書き込 20 い。これらのパッファメモリ 4 、5 の容量は、第1 の式 によって定められる値となる場合にフラッシュメモリの 消去時間と書き込み時間とが一致し、待ち時間のない効 率のよい書き込み動作を行うことができるようになる。

[0020]

【数1】

## 消去時間

#### バックメモリの名音 既准经领域10六小当下20喜致入3時間

【0021】従って、フラッシュメモリ1は、消去時間 が10msであり、既消去領域へのパイト当たりの書き 込み時間が約0. 3μmであることから、パッファメモ リ4、5の容量をそれぞれ上記のように32Kパイトに 設定している。

【0022】この半導体ディスク装置は、マイクロプロ セッサ6を備え、上記コントローラ2及びインターフェ イス3を介してフラッシュメモリ1の読み出し、消去、 書き込み動作を制御するようになっている。また、マイ クロプロセッサ6は、インターフェイス3に入力された 40 ハードディスク装置用のコマンドをフラッシュメモリ用 のコマンドに変換してコントローラ2に送る役割も果 す。

【0023】上記構成の半導体ディスク装置の書き込み 動作について説明する。ここては、図2に示すように、 メインメモリ7に格納された32Kパイトずつ4プロッ クのデータA~Dをフラッシュメモリ1に書き込む場合 を示す。

【0024】まず、上記図2に示すように、メインメモ リ7からデータAを入力し、第1のパッファメモリ4に 50

書き込む。また、これと同時に、フラッシュメモリ1に おけるデータAを書き込む予定のブロック1aを消去す る。この場合、パッファメモリ4への書き込み速度は 0. 3 μ s / パイトであり、32 K パイト分で10 m s を要し、フラッシュメモリ1の消去時間もこれと同じ1 0msを要する。

【0025】次に、図3に示すように、メインメモリ7 からデータBを入力し第2のパッファメモリ5に書き込 む。また、これと同時に、フラッシュメモリ1における データBを書き込む予定のプロック1bを消去する。そ して、これと同時に、第1のパッファメモリ4のデータ Aを図2で消去したフラッシュメモリ1のプロック1a に書き込む。ここで、フラッシュメモリ1のプロック1 aとプロック1bは異なる群に属するようにしているた め、コントローラ2によって消去とデータAの転送を同 時に実行することが可能となる。この場合のパッファメ モリ5への書き込み時間とフラッシュメモリ1のプロッ ク1bの消去時間とブロック1aへの書き込み時間も、 10msを要する。

【0026】さらに、図4に示すように、メインメモリ

7

7からデータCを入力し、第1のバッファメモリ4に書き込む。この際、先のデータAは、既にフラッシュメモリ1に書き込んであるのでオーパーライトされる。また、これと同時に、フラッシュメモリ1におけるデータ Cを書き込む予定のプロック1cを消去する。そして、これと同時に、第2のバッファメモリ5のデータBを図3で消去したフラッシュメモリ1のプロック1bに書き込む。ここで、フラッシュメモリ1のプロック1bとプロック1cも異なる群に属するようにしているため、消去とデータBの転送を同時に実行することが可能である。また、この場合のバッファメモリ4への書き込み時間とプロック1cの消去時間とプロック1bへの書き込み時間も、10msを要する。

【0027】そして、データCとデータDについても同様に、図5に示すように、それぞれフラッシュメモリ1のブロック1cと第2のバッファメモリ5に書き込むと共にプロック1dを消去し、最後に、図6に示すように、第2のバッファメモリ5のデータDを図5で消去したフラッシュメモリ1のプロック1dに書き込む。また、これらの場合も、それぞれ10msを要する。

【0028】 この結果、メインメモリ7上の32 Kパイトずつ4 ブロックのデータA~Dを半導体ディスク装置に書き込むために50 m s(=10 m s × 5)を要する。ただし、最後の図6 に示す第2 のパッファメモリ5 からフラッシュメモリ1 への転送は、半導体ディスク装置内部だけの動作であり、かつ、これと同時に新たなデータを第1 のパッファメモリ4 に転送して引き続き書き込みを続行することも可能であるため、外部から見た4 ブロックのデータA~Dの書き込み時間は40 m s(=10 m a × 4)となり、書き込み速度は0.3  $\mu$  s =10 が =10 となり、書き込み速度は=10 の =10 を =10 の =10 となり、書き込み速度は=10 の =10 の =10 となり、書き込み速度は=10 の =10 の =10 の =10 となり、書き込み速度は=10 の =10 の

【0029】以上説明したように、本実施例の半導体ディスク装置は、パッファメモリ4,5へのデータ転送とフラッシュメモリ1の消去とこのフラッシュメモリ1へのデータ転送を同時に同じ時間で無駄なく実行することができるので、ハードディスク装置よりも高速の書き込み速度を得ることができるようになる。

【0030】上記実施例に於いては、インターフェイス3を介して入力されるデータをバッファメモリ4,5の一方に書き込む動作と、該バッファメモリ4,5の他方40のデータを読み出し、2群のフラッシュメモリの一方の群のブロックに該データを書き込む動作と、他方の群のブロックのデータを消去する動作とを同時に実行させる構成としているが、バッファメモリ4,5の一方のデータを読み出し、2群のフラッシュメモリの一方の群のブロックに該データを書き込む動作と、他方の群のブロックのデータを消去する動作とのみを同時に実行させる構成としてもよい。この場合、バッファメモリは1個でもよい。

【0031】また、コントローラ2によって制御される 50

フラッシュメモリの一部を上記パッファメモリとする構 成も可能である。

【0032】この場合の構成プロック図を図7に示す。 図に於いて、8,9,10が、コントローラ2によって 制御されるフラッシュメモリの一部により構成されるパッファメモリである。また、図8から図14は書き込み 動作の説明図である。

【0033】また、バッファメモリ4,5は最小消去単位以上の容量の単体のメモリICから構成することもできるが、最小消去単位未満の小容量のメモリICを複数個まとめてバッファメモリ4,5を構成することも可能である。この場合の利点は、低価格でバッファメモリが構成できることである。

【0034】さらに、既に消去済みのプロックにデータを書き込むときは、消去動作は不要である。従って、フラッシュメモリの各プロックが消去状態にあるか、データ書き込み状態にあるかを記憶する記憶手段を、コントローラ2内或はマイクロプロセッサ6内等に設け、該記憶手段の内容に従って、既に消去済みのプロックに対しては消去動作を実行させない構成とすることもできる。

【0035】また、フラッシュメモリ(パッファメモリ がフラッシュメモリから成る場合は、該パッファメモリ を含む)の全部または一部を、一枚又は複数枚のメモリーカードの形態とし、コントローラ2との間にコネクタ を設けて、上記フラッシュメモリを構成するメモリーカードを着脱自在とする構成も可能である。

【0036】また、他の例としては、マイクロプロセッサー6が、パッファメモリ及びフラッシュメモリの群を管理するようにシステムを構成すると、群を構成するフラッシュメモリ1の組み合わせは固定したものではなく、任意に変更することも可能である。すなわち、図2に於いて、メインメモリ7からデータAを第2のパッファメモリ5に書き込むことも可能である。また、図3に於いて、パッファメモリ4のデータを、フラッシュメモリ1のプロック1a,1b,1c,1d以外の任意のプロックに書き込むことも可能である。

【0037】また、図1のパッファメモリ4,5がマイクロプロセッサ6に直接接続される構成(図15)、または、マイクロプロセッサ6に含まれる構成、及び、パッファメモリ4,5からコントローラ2に直接接続される構成(図16)、または、コントローラ2に含まれる構成等も可能である。

【0038】さらに、他の例としては、半導体ディスク 装置を構成するフラッシュメモリ1、コントローラ2、インタフェイス3、パッファメモリ4,5及びマイクロプロセッサ6(または制御回路)の全てまたは一部を集積化して1チップにすることも可能である。このときの利点としては、装置全体が小型になり高密度化されることである。

[0039]

【発明の効果】以上の説明から明らかなように、本発明 の半導体ディスク装置によれば、パッファメモリからフ ラッシュメモリへのデータ転送と、フラッシュメモリの 消去とを同時に実行することができるので、ハードディ スク装置と同等又はそれ以上の書き込み速度を得ること ができるようになる。

#### 【図面の簡単な説明】

【図1】本発明の一実施例を示すものであって、半導体 ディスク装置の構成を示すプロック図である。

【図2】本発明の一実施例を示すものであって、半導体 10 ディスク装置の書き込み動作の第1段階を示す説明図で ある。

【図3】本発明の一実施例を示すものであって、半導体 ディスク装置の書き込み動作の第2段階を示す説明図で ある。

【図4】本発明の一実施例を示すものであって、半導体 ディスク装置の書き込み動作の第3段階を示す説明図で ある。

【図5】本発明の一実施例を示すものであって、半導体 ディスク装置の書き込み動作の第4段階を示す説明図で

【図6】本発明の一実施例を示すものであって、半導体 ディスク装置の書き込み動作の最後の段階を示す説明図

【図7】本発明の他の実施例を示すものであって、半導 体ディスク装置の構成を示すプロック図である。

【図8】本発明の他の実施例を示すものであって、半導 体ディスク装置の書き込み動作の第1段階を示す説明図 である。

【図9】本発明の他の実施例を示すものであって、半導 30 体ディスク装置の書き込み動作の第2段階を示す説明図

【図10】本発明の他の実施例を示すものであって、半 導体ディスク装置の書き込み動作の第3段階を示す説明

図である。 【図11】本発明の他の実施例を示すものであって、半 導体ディスク装置の書き込み動作の第4段階を示す説明

図である。

である。

【図12】本発明の他の実施例を示すものであって、半 導体ディスク装置の書き込み動作の第5段階を示す説明 図である。

【図13】本発明の他の実施例を示すものであって、半 導体ディスク装置の書き込み動作の第6段階を示す説明 図である。

【図14】本発明の他の実施例を示すものであって、半 導体ディスク装置の書き込み動作の最終の段階を示す説 明図である。

【図15】本発明の更に他の実施例を示すものであっ て、バッファメモリがマイクロプロセッサに直接接続さ れている半導体ディスク装置の構成を示すプロック図で ある。

【図16】本発明の更に他の実施例を示すものであっ て、バッファメモリがコントローラに直接接続されてい る半導体ディスク装置の構成を示すプロック図である。

#### 【符号の説明】

- 1 フラッシュメモリ
- 2 コントローラ

7 メインメモリ


- 3 インターフェイス
- 4, 5 パッファメモリ
- 6 マイクロプロセッサ
- 8, 9, 10 パッファメモリ (フラッシュメモリ)


[図3]


(図1) [図2]

書込

20










【図16】



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:		
□ BLACK BORDERS		
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES		
FADED TEXT OR DRAWING		
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING		
☐ SKEWED/SLANTED IMAGES		
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS		
☐ GRAY SCALE DOCUMENTS		
☐ LINES OR MARKS ON ORIGINAL DOCUMENT		
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY		
OTHER:		

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.